Чем ближе память расположена к вычислительным ядрам процессора, тем
быстрее обрабатывается информация – это правило давно известно и хорошо
иллюстрируется иерархией кэш-памяти современных процессоров, которая
нередко имеет трёхуровневую структуру. Оперативная память чаще всего
размещается на отдельных модулях, устанавливаемых в материнскую плату, и
пределы повышения пропускной способности соответствующего интерфейса
задаются совокупностью экономических и технических ограничений.
Идея размещения оперативной памяти в непосредственной близости от
центрального процессора не нова, но существующие технологии пока не
позволяют интегрировать память на процессоры в условиях массового
производства. Первый шаг в этом направлении, по мнению инженеров
компании Intel,
уже сделан. На IDF Fall 2011 компания продемонстрировала созданный в
сотрудничестве с Micron прототип микросхемы с многоуровневой структурой,
подразумевающей будущую интеграцию памяти на одной микросхеме с
вычислительными устройствами.
Разработка получила условное название Hybrid Memory Cube. Разместив
микросхемы памяти в несколько уровней, инженеры добились существенного
снижения энергопотребления (до 7 раз по сравнению с нынешней DDR3) и
повышения пропускной способности до одного терабита в секунду (выше в 10
раз, чем у DDR3). В будущем такие решения могут применяться в серверах и
мобильных устройствах: в первом случае требуется высокая
производительность, а во втором – компактные размеры и низкое
энергопотребление.
Источник
|
